ISE Simulatorが起動しない件

Embedded Xilinx-ISE10.1

ISE Simulatorが突然起動しなくなってしまったり、インストールしたてにも関わらず起動しないことがあります。その解決方法が中国語フォーラムにてあったので紹介します。 http://zhidao.baidu.com/question/144780548 発生する現象テストべンチを記述し、…

2009-05-17

メモリ（SRAM）操作のテクニック

Embedded VHDL

SRAMにカメラからの画像を書き込みつつ、ディスプレイ表示用の画像を読みだす場合。両方ともピクセルクロックは25MHzでSRAMの応答が10ns（W/R）すると50MHzで1クロック以内に処理が可能だからメモリは50MHzで動作可能。時系列でみると 50MHz - WRWRWRWR....…

2009-01-23

FPGA 有用情報サイト

Embedded

下記のサイトは、FPGA やマイコンといった組み込み関係の情報を掲載している。（有名かな？）私的メモということでついでに紹介。FPGAの部屋 http://marsee101.blog19.fc2.com/FPGAの部屋のまとめ http://marsee101.web.fc2.com/index.html

2009-01-23

range と　length と subtype

Embedded VHDL

signal の指定は range と length を使うと便利。信号の宣言 signal s_addr0 : std_logic_vector(17 downto 0); signal s_addr1 : std_logic_vector(17 downto 0); signal s_addr2 : std_logic_vector(17 downto 0); 信号の宣言（range） signal s_addr0 : …

2009-01-22

ISE を使いやすくする

Embedded Xilinx-ISE10.1

ISE を使いやすくするための方法をいくつかメモ。設定画面等は ISE 10.1 の画面。 1. ISE エディタの背景を黒くするエディタは背景を暗くする方が好きなので背景を黒くする方法。 Edit > Preferences > ISE Text Editor 赤い四角の部分をチェックすれば、…

2009-01-19

クロック周りのエラー

Embedded VHDL Xilinx-ISE10.1

ISE10.1より、クロックの配置配線する際に CLOCK_DEDICATED_ROUTE 制約を追加しないとエラーが出る。クロックかどうかはたぶん論理合成ツールが rising_edge や falling_edge を使っている信号を判別してるんじゃないかと推測。エラー内容 ERROR:Place:101…