クロック周りのエラー - 月夜見的な技術日記

ISE10.1より、クロックの配置配線する際に CLOCK_DEDICATED_ROUTE 制約を追加しないとエラーが出る。
クロックかどうかはたぶん論理合成ツールが rising_edge や falling_edge を使っている信号を判別してるんじゃないかと推測。

ERROR:Place:1018 - A clock IOB / clock component pair have been found
 that are not placed at an optimal clock IOB / clock site pair.

いろいろやったところ、どうも process文にクロックとして使用した場合は
以下のように制約を追加してやる必要がありそう。

NET "CAM_PCLK" CLOCK_DEDICATED_ROUTE = FALSE ;

それにしてもエラーが途中で切れて表示されるのをは何とかしてほしい。
せめて、Summary の方だけでも折り返していいから複数行表示とかしてほしい。